Genève, le 9 décembre 2004 - STMicroelectronics, l'un des premiers fabricants mondiaux de semiconducteurs, participe à la conférence IEDM 2004 (" International Electron Devices Meeting ") en tant que présentateur ou co-auteur de quinze articles techniques. Cette conférence aura lieu du 13 au 15 décembre à San Francisco (Californie). Onze articles provenant de Crolles (Isère) concernent les développements de la technologie CMOS avancée. Quatre autres sont consacrés aux évolutions de la technologie de mémoire non-volatile développée par ST sur son site de R&D centrale d'Agrate.

" Notre présence importante à la conférence IEDM, avec un grand nombre de contributions, souligne non seulement l'excellence de nos centres de Crolles et d'Agrate, mais démontre aussi la productivité de nos partenariats de recherche à long terme. ", a déclaré Joël Monnier, corporate vice-président, directeur de la R&D centrale de STMicroelectronics. " Dans le domaine de la technologie CMOS standard, l'Alliance Crolles2 et nos partenariats avec des laboratoires de recherche de niveau mondial nous ont permis de devenir des leaders dans le développement et l'industrialisation de technologies de pointe. "

Dix des articles relatifs à la technologie CMOS traitent de questions clés liées aux générations de 90 nm, 65 nm, 45 nm. Certains articles concernent également des solutions pour la technologie sub-45 nm, parmi lesquelles :

• une nouvelle méthode (PRETCH : " Poly-gate Replacement Through Contact Hole ") permettant de remplacer un oxyde de grille et/ou une grille en polysilicium déjà fabriqués par n'importe quelles grilles permettant d'optimiser un MOSFET, en termes notamment de basse consommation, de vitesse ou de buffer d'entrée/sortie ;
• la première cellule DRAM sans condensateur pour mémoires embarquées haute densité démontrée sur un substrat SOI (silicium sur isolant) ;
• les premières cellules de mémoires SRAM fonctionnelles réalisées en technologie à couche mince de ST appelée SON (" Silicon-On-Nothing ") ;
• la démonstration de la faisabilité du dépôt de couche atomique (ALD) au lieu du dépôt en phase vapeur (PVD) dans la formation de diélectriques poreux à faible k pour surmonter les problèmes d'évolutivité.

D'autre part, un article co-rédigé par ST, le laboratoire de recherche LAAS-CNRS (France) et l'université de Hawaï, rend compte de progrès substantiels réalisés dans l'utilisation de l'électronique polymère dans les applications hyperfréquence et d'ondes millimétriques.

Dans le domaine des mémoires non volatiles, les chercheurs de ST présenteront deux articles montrant leur connaissance approfondie de la technologie des Flash et particulièrement des mécanismes affectant leur fiabilité. Un premier article passe en revue les progrès notables obtenus ces dix dernières années dans la compréhension et la maîtrise des mécanismes de dégradation. Le second article, co-rédigé par les partenaires de recherche de l'Institut Polytechnique de Milan et de l'institut de recherche italien IFN-CNR, décrit les études expérimentales démontrant l'existence de pièges à oxyde de haute énergie, qui contribuent au courant de fuite induit par stress électrique (SILC) agissant sur la conservation des données.

La technologie des mémoires à changement de phase (PCM) s'est imposée comme l'une des meilleures options pour la prochaine génération de mémoires non volatiles. Les mémoires PCM s'appuient sur des matériaux dits chalcogénures, qui peuvent exister de manière stable dans deux états structurels différents : un état cristallin, caractérisé par une résistance électrique basse, ou un état amorphe, caractérisé par une résistance électrique élevée. Le passage d'un état à l'autre s'effectue en chauffant électriquement le matériau chalcogénure. Un troisième article présenté par le site de R&D centrale de ST d'Agrate et co-rédigé par les chercheurs de l'Institut Polytechnique de Milan, fournit une analyse complète de la dynamique de programmation et de la distribution de phase dans les mémoires PCM.

Avec la réduction constante des dimensions physiques des transistors MOSFET, les effets des interfaces deviennent de plus en plus importants pour déterminer le profil des dopants. Ceci revêt une importance particulière dans les structures, notamment les réseaux de mémoires Flash, où le réseau actif se compose de bandes silicium étroites. Un quatrième article présenté par les chercheurs d'Agrate décrit les expérimentations et les simulations ayant conduit au développement d'un modèle de ségrégation du bore, qui s'est montrée un outil efficace pour le développement des technologies de nouvelle génération.

STMicroelectronics en bref
STMicroelectronics est un leader mondial pour le développement et la réalisation de solutions sur silicium destinées à un grand nombre d'applications. Son expertise du silicium et des systèmes, sa puissance industrielle, son portefeuille de propriétés intellectuelles et ses alliances stratégiques placent ST à l'avant-garde des technologies de systèmes sur puce, et ses produits contribuent pleinement à la convergence des applications et des marchés. STMicroelectronics est coté à la Bourse de New York, de Paris (Euronext) et de Milan. En 2003, ST a réalisé un chiffre d'affaires net de 7,24 milliards de dollars et un résultat net de 253 millions. Des informations complémentaires sont disponibles sur le site www.st.com.