![]() |
||
|
|
||
La STMicroelectronics presenta le ultime sfide e metodologie per la progettazione al DAC 2006
|
||
|
Nel discorso di apertura sulle “Sfide della Convergenza”, Alessandro Cremonesi, Strategy and System Technology Group Vice-President e Direttore Generale per le Tecnologie Avanzate di Sistema della STMicroelectronics, analizzerà le tendenze delle principali applicazioni nell’era della convergenza. Le applicazioni stanno diventando sempre più complesse e la necessità di garantire la coesistenza in un singolo chip di un più ampio spettro di componenti è una sfida importante da affrontare per arrivare a una reale integrazione a livello di sistema. La maggior parte delle applicazioni che richiedono convergenza devono essere basate su piattaforme studiate per prodotti portatili; per questo diventa sempre più importante controllare attentamente il consumo totale di energia dei nuovi progetti, sia a livello di silicio che di sistema. Una sessione speciale del DAC 2006 è dedicata al dibattito e alla discussione su come l’industria elettronica potrà competere con successo nella corsa verso i circuiti integrati con geometrie nanometriche. Philippe Magarshack, Front-End Technology and Manufacturing Vice-President e Direttore Generale del gruppo CAD Centrale e Soluzioni di Progetto della STMicroelectronics è stato invitato a una tavola rotonda per discutere come la ST sta impegnandosi attivamente per migliorare le probabilità di successo nel realizzare circuiti integrati nell’era delle geometrie nanometriche. Un’altra tavola rotonda si occuperà della cooperazione tra industrie del settore che ha permesso di definire un linguaggio comune e standard metodologici per supportare la modellazione, progettazione e verifica ESL (Electronic System Level, a livello di sistema elettronico) utilizzando SystemC, SystemC Verification (SCV) e SystemC Transaction Level Modeling (TLM). Tuttavia, non è assolutamente disponibile una metodologia comune e standard per la verifica ESL vera e propria. Pascal Urard, Responsabile per la Sintesi ad Alto Livello del gruppo CAD Centrale e Soluzioni di Progetto, assieme ad altri fornitori ed utenti ESL analizzerà ciò che è stato già fatto e identificherà cosa è necessario fare per affrontare la crescente complessità di sistema. Analizzando l’attuale tendenza verso una sempre maggior digitalizzazione di applicazioni che spaziano dalla multimedialità alle telecomunicazioni, Daniel Saias del Settore Home, Personal, Communication della ST affronterà gli altri partecipanti al dibattito, che mettono in dubbio la necessità futura di circuiti analogici in tecnologie che sfruttano geometrie sempre più ridotte. La ST presenterà inoltre alcune interessanti relazioni che illustrano i suoi principali sforzi nella progettazione. Nel settore della simulazione ad alte prestazioni dei livelli transazionali e modelli di dataflow gli esperti della ST, in collaborazione con i ricercatori delle Università di Milano e Catania, presenteranno uno strumento di modellazione Unified Modeling Language (UML)-SystemC con funzioni complete di “roundtrip”. Una relazione presentata congiuntamente dalla ST e dal suo partner nella ricerca, il francese LIRMM (Laboratoire d’Informatique, de Robotique et de Microélectronique de Montpellier), affronterà il settore critico della sicurezza nella progettazione di sistema, illustrando i meccanismi di cifratura e verifica dell’integrità dei dati scambiati tra un System-on-Chip (SoC) e la sua memoria esterna. Nel corso di una sessione con interventi esclusivamente invitati dagli organizzatori, la ST si concentrerà sulle specifiche a livello di sistema e la co-progettazione di software embedded per il processore multimediale Nomadik™, per permettere agli ascoltatori di comprendere le nuove problematiche che derivano dalla progettazione di dispositivi complessi con miliardi di transistori. Progetti di questo tipo, che richiedono di affrontare problematiche che vanno dall’architettura di sistema fino all’implementazione fisica, coinvolgono il flusso completo di strumenti EDA. Un altro problema fondamentale da affrontare nella progettazione di applicazioni orientate alla elaborazione del segnale digitale è la necessità di colmare il gap tra la verifica a livello di sistema e la descrizione RTL (Register Transfer Level). In questo settore, la STMicroelectronics assieme a Calypto Design Systems proporrà una metodologia basata sulla sintesi ad alto livello e la verifica sequenziale delle equivalenze, che permette ai tecnici di progettare ad un elevato livello di astrazione mantenendo sincronizzati i diversi modelli, in tutte le fasi dello sviluppo. La ST inoltre è stata scelta per presiedere il dibattito su come sia possibile utilizzare gli strumenti di progetto MPSoC (Multi-Processor System-on-Chip) per risolvere alcuni dei problemi tipici della progettazione e verifica delle nuove tipologie di SoC che hanno al loro interno diversi processori. Per ulteriori informazioni su DAC 2006 si consiglia di visitare: www.dac.com/43rd/index.html
|
|
||||||||||||||||||
|
|
|
||